Ultima edición el 16 septiembre, 2021 por JORGE CABRERA BERRÍOS
Los circuitos combinatorios que se utilizan para restar dos números binarios se llaman Sustractores. Cuando los números binarios a restar son de bits simples, entonces, podemos usar un medio restador para realizar la tarea, mientras que si necesitamos restar tres números binarios de bits simples (entre los cuales dos generalmente serán entradas y el otro será el pedir prestado), tendremos que utilizar el restador completo. Ahora, ¿qué pasa si deseamos restar dos números binarios de n bits? Este es el caso que exige el uso de un restador paralelo de n bits .
Estructura del restador paralelo
Generalmente, cuando uno necesita restar el número binario 2 del número binario 1, entonces el número binario 2 se expresará en su forma de complemento a 2 y luego se sumará con el número binario 1 (nada más que la forma de complemento de 2 de la resta binaria ).
A continuación, se puede obtener el complemento a 2 de un número tomando el complemento a 1 del número y luego agregando 1 a su bit menos significativo (LSB). Además, tomar el complemento de 1 no significa más que negar el número binario . De la discusión presentada, se puede concluir que para realizar la resta, se puede usar el mismo circuito que para la suma (más sobre esto en el artículo “ Sumador paralelo ”) siempre que tengamos el número ‘a restar’ en su complemento a 2 formulario. Esta tarea de expresar el número en forma de complemento a 2 puede realizarse utilizando primero las puertas NOT para invertir los bits en el número binario. Sin embargo, para sumar 1 en LSB, se puede hacer uso del primer sumador en la secuencia de nsumadores completos utilizados en el circuito simplemente proporcionando lógica alta en su pin de acarreo (Ci 1 ). Como resultado, se puede diseñar el restador paralelo de n bits como se muestra en la Figura 1.
Aquí el número binario 
es el minuendo y el número binario 
es el sustraendo. Además, las salidas de suma de todos y cada uno de los sumadores corresponden realmente a los bits de diferencia (el resultado esperado) mientras que el pin de ejecución del último sumador completo (Co n ) no será más que el préstamo resultante.
Aparte de este tipo de circuito, incluso se puede diseñar el restador paralelo utilizando solo una matriz en cascada de sustractores completos. La Figura 2 muestra un restador paralelo de bits de este tipo diseñado utilizando n restadores completos (FS 1 a FS n ) unidos de una manera similar a la del caso del sumador paralelo de n bits.
