Ultima edición el 16 septiembre, 2021 por JORGE CABRERA BERRÍOS
Hemos visto un circuito sumador paralelo construido usando una combinación en cascada de sumadores completos en el artículo Sumador paralelo . Asimismo en el artículo sobre Subtractor Parallel hemos visto dos formas diferentes en las que una de n bits restador paralelo puede ser diseñado. Sin embargo, siempre desde el punto de optimización, preferimos usar un solo circuito para realizar múltiples tipos de operaciones. Esto significa que en nuestro caso, tenemos que pensar si es posible realizar tanto la suma de n bits como la resta de n bits utilizando un solo circuito digital, es decir, un circuito sumador o restador paralelo .
La respuesta es sí. Esto se debe a que el proceso de resta de números binarios no es más que la suma del complemento a 2.
Por lo tanto, el diseño de sumador paralelo cuando se manipula de manera que proporcione el complemento a 2 del número siempre que sea necesario, se puede utilizar como sumador-restador paralelo. Uno de esos diseños logrados con las puertas XOR es el que se muestra en la Figura 1.
Aquí M-line actúa como una línea de control, es decir, dependiendo del valor proporcionado en M, el circuito se comporta como un sumador o como un restador. La razón de esto se puede explicar a continuación. Supongamos que, si la línea M es baja, entonces una de las entradas a todas y cada una de las puertas XOR sería 0 lógico. Esto significa que las salidas XOR en este caso serán bits binarios inalterados del número 
. Además, si M = 0, el pin de acarreo (Ci 1 ) del primer sumador completo (FA 1 ) también sería 0. Debido a estas condiciones, el circuito mostrado se comportará como un sumador de n bits sumando el número 
con 
.
De manera similar, analicemos ahora el caso donde M = 1, lo que significa que la línea de control M se tira hacia arriba. En este caso, una de las entradas a cada puerta XORsería lógica 1. Esto significa que obtenemos el complemento de los bits 
como las salidas de cada puerta XOR.
Esto indica que el número binario se complementa antes de ser alimentado como entrada a cada uno de los sumadores completos del circuito. Además, para el mismo caso, incluso el Ci 1 del primer sumador completo FA 1 sería lógicamente alto. Como resultado, la disposición en cascada de sumadores completos mostrados en la figura 1 de manera efectiva performsn bits resta binario en el que el número binario 
se resta de .
Inconveniente del sumador o restador paralelo
Como la arquitectura del sumador o restador paralelo es muy similar a la de un sumador paralelo (y también a la de un sustractor paralelo), incluso este diseño es propenso al efecto del retardo de propagación de rizado. Sin embargo, este tipo de circuitos encuentran su aplicación en el campo de las computadoras como parte de la unidad aritmética y lógica (ALU), ayudando a numerosos cálculos.
